ARCHIV 1999-2006

ARCHIV :: # 614

Details zum G4 von Motorola

Leser Mike Sprecher beleuchtet für uns den neuen Chip

Autor: bh - Datum: 30.01.2002

Laut einer Meldung von MacCentral hat sich der Chef der "strategic Communications" von Motorola über den neuen G4 Chip geäussert, der von Apple in den jüngt angekündigten PowerMac Modellen Verwendung findet. Laut William Swearingen handelt es sich dabei offensichtlich doch um den langersehnten "Apollo" G4. Swearingen führte aus, der Chip erfülle alle sich am Microprocessor Forum vorgenommenen Ziele, namentlich

Ä mehr als 1GHz
Ä Herstellung mit SOI (silicon on insulator)
Ä bis 2 MB DDR-SRAM Cache
Ä verbesserte Effizienz hinsichtlich Stromverbrauch

Dabei stellt der jüngste Spross der G4 Familie keinen Einzelfall dar, laut Swearingen hat das Design des Chips noch einiges an Potential, jedoch verweigerte der Chef-Stratege, irgendwelche genaueren Zahlen herauszurücken.

Die geringenen Veränderung an dem Chip kommen nicht von ungefähr - eine der Vorgaben war Pin-Kompatibilität zum Vorgänger. Dies ergibt gewichtige Vorteile für Kunden, die bereits Designs mit G4 Prozesoren im Angebot haben.

Der Apollo weist 4 Integereinheiten auf, eine Fliesskommaeinheit (mit bekannter doppelter Präzision) und 4 (3+1) AltiVec Einheiten mit jeweilse 128bit breite. Wie der Vorgänger sind 256KB L2 Cache auf dem Chip mit draufgepackt worden.

Die wohl nebst der erhöhten Frequenz fast beste Erweiterung ergibt sich aus dem verbesserten Cache-Protokoll, das für Multiprozessorsysteme unentbehrlich ist: MESI/MERSI.

[Damit bei mehreren Prozessoren alle Teilnehmer wissen welche Cache-Bereiche in welchem Zustand sind (modifiziert, exklusiv, (reserviert,) geteilt, ungültig), müssen die Daten im Cache gekennzeichnet werden. Würde das nicht geschehen, hätte 'CPU0' keine Ahnung, dass bestimmte Daten im Cache gerade in Bearbeitung durch 'CPU1' sind und würde sie überschreiben. Es geht also um die Cache Kohärenz. Das entscheidende hier ist, dass der G4 ein "R" mehr drin hat im Protokoll, also MERSI anstatt nur MESI unterstützt. Dieses kleiner "R" aber ermöglicht es, direkte Speichertransfers von einem Prozessorcache in den Cache des anderen Prozessor zu tätigen - eine geniale Art, den Verkehr auf dem Bus zu minimieren *und* Zeit zu sparen. Pentium Systeme kennen dies (natürlich?) nicht.]

Andere Veränderungen kommen in Form einer zusätzlichen Möglichkeit (auch schon beim 7450 dabei aber Apple nutzte es nicht), den L2 Cache anzusprechen. Seit dem 7450 kann der auch mit DDR (Double Data Rate, Signalübertragung an beiden Flanken des Taktsignals, theor. Verdoppelung der Transferrate) angesprochen werden.

Im weiteren wurde darauf hingewiesen, dass die vergleichsweise sehr geringe Stromaufnahme des Apollo G4 es dem Chip ermögliche, in Apllikationsbereiche vorzustossen, welche beispielsweise einem AMD Thunderbird vorenthalten bleiben, weil er zuviel Hitze entwickelt, um irgendwo anders verwendet zu werden als in ein grosses blechiges Gehäuse mit 3 Lüftern.

Interessant am Rande mag erscheinen, dass Swaeringen meinte, Motorola habe den neuen G4 absichtlich so "leise" eingeführt - man wolle sicher nicht Apples Donnerschläge stehlen ("steal Apples thunder"), und Partner von *der* strategischen Wichtigkeit wie Apple würde man gerne bei deren ÷ffentlichkeitsarbeit unterstützen.

Müssig anzufügen, dass William Swearingen keine Details bezüglich der in der Roadmap aufgeführten zukünftigen Komponenten gab. Motorola stehe aber weiterhin zu seiner Roadmap. Auf selbiger bleibt in der G4 Familie nur noch einer übrig, der dann im .15µ Prozess gefertigt wird (schnellerer takt, weniger saft, kleineres silizium).

Dann käme laut Roadmap der G5...

Kommentare